No dia 1º de setembro, o Tenente-coronel Lester de Abreu Faria, instrutor da Divisão de Engenharia Eletrônica, recebe o prêmio de melhor tese de doutorado, oferecido pela CEITEC S.A. e a Sociedade Brasileira de Microeletrônica (SBMicro). Eles premiam as melhores teses e dissertações na área de microeletrônica desenvolvidas no Brasil. O prêmio abrange duas categorias nas áreas Doutorado e Mestrado.
A sua tese de Doutorado intitulada "Desenvolvimento de Modelos de Simulação para Transistores MOS a Temperaturas Criogênicas" foi selecionada como vencedora da categoria Tecnologia e Processo de Fabricação de Semicondutores. O estudo teve a colaboração do Instituto de Estudos Avançados (IEAv) e do Programa de Pós-Graduação em Aplicações Operacionais (PPGAO) para seu aprimoramento.
Resumo da tese ( www.bdita.bibl.ita.br/tesesdigitais/lista_resumo.php?num_tese=67595 ):
Esta tese apresenta a modelagem de transistores MOS a temperaturas criogênicas (77K). Considerando-se que os transistores MOS são os blocos básicos para a construção de circuitos integrados e que o projeto de circuitos mistos a temperaturas criogênicas ainda hoje se mostra como um grande desafio para a comunidade científica e industrial devido à falta de modelos de simulação confiáveis e precisos, o presente tema reveste-se da mais alta relevância acadêmica e estratégica para o país. Duas ferramentas computacionais open-source (PExPY e SimulPY) baseadas no modelo EKV2.6 foram desenvolvidas para a implementação de um método físico inovador de criação de bibliotecas de simulação, apresentando erros relativos menores que 1,1 e 7% respectivamente. Dois novos modelos e uma macro-célula SPICE foram propostos. O primeiro modifica as equações que regem o comportamento dos parâmetros semicondutores, adaptando-os à física de temperaturas criogênicas. O segundo propõe funções de ajuste para o comportamento MOS, e facilita a construção de uma macro-célula SPICE, que torna todas as alterações transparentes ao usuário. A modelagem de três diferentes tecnologias (MOSIS 0,35 µm, XFAB 0,18 µm e CI ALD 1105) com transistores NMOS e PMOS demonstra a correção, acurácia e viabilidade do método e dos modelos propostos. Resultados de simulações realizadas a partir dos três modelos apresentam erros relativos médios menores que 10% em todas as regiões de operação, quando comparados com resultados experimentais.